PAT-NO:

JP02000216400A

DOCUMENT-IDENTIFIER: JP 2000216400 A

TITLE:

SEMICONDUCTOR INTEGRATED CIRCUIT

DEVICE AND ITS

MANUFACTURE

PUBN-DATE:

August 4, 2000

INVENTOR-INFORMATION:

NAME

COUNTRY

YOSHIDA, YOSHIFUMI

N/A

ASSIGNEE-INFORMATION:

NAME

COUNTRY

SEIKO INSTRUMENTS INC

N/A

APPL-NO:

JP11328986

APPL-DATE:

November 19, 1999

INT-CL (IPC):

H01L029/786, H01L027/04 , H01L021/822 ,

H01L021/8234

, H01L027/088

ABSTRACT:

PROBLEM TO BE SOLVED: To provide a semiconductor integrated circuit device, whose electrostatic breakdown and Jules thermal breakdown are prevented by a method, wherein an electric charge which flows into the channel region of an electrostatic protective transistor is made to flow into a substrate contact.

SOLUTION: A gate electrode 6, a source region 7, a drain region 8, a channel

05/26/2003, EAST Version: 1.03.0002

region 3, a connecting region 15, a substrate contact 4 and a substrate—
connecting—region contact 5 constitute an electrostatic protective transistor
which is formed on an SOI film 19 on a substrate 1. The substrate contact 4
passes through a semiconductor film 14 and an insulating film 2 on the substrate 1, so as to be connected to the substrate 1. The substrate—connection—region contact 5 connects the channel region 3 to the substrate 1.

COPYRIGHT: (C) 2000, JPO

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出顧公開番号 特開2000-216400 (P2000-216400A)

(43)公開日 平成12年8月4日(2000.8.4)

/=4\ v						
(51) Int.Cl.' H 0 1 L		識別記号	FΙ			テーヤコート*(参考)
			H01L	29/78 27/04		
					623A	
					н	
	21/822			-	п	
	•			27/08	102F	
	21/8234			29/78		
	27/088			<i>43)</i> 10	626C	
	21,7000					

審査請求 未請求 請求項の数12 OL (全 13 頁)

(21)出願番号	特顏平11-328986	(71)出顧人	000002325
(22)出顧日	平成11年11月19日(1999.11.19)	(70) Martin de	セイコーインスツルメンツ株式会社 千葉県千葉市美浜区中瀬1丁目8番地
(31)優先権主張番号 (32)優先日 (33)優先権主張国	特顧平10-331690 平成10年11月20日(1998.11.20) 日本(JP)	(72)発明者	吉田 宜史 千葉県千葉市美浜区中瀬1丁目8番地 株 式会社エスアイアイ・アールディセンター 内

(74)代理人 100096286


弁理士 林 敬之助

(54) 【発明の名称】 半導体集積回路及びその製造方法

(57)【要約】

【課題】 従来、絶縁膜上のSOI膜の厚みが薄いSO I ウェハでは、チャネル領域が非常に小さいため、電荷 を受け入れるキャパシタが少なく、ソースに電荷を受け 渡す前に静電破壊やジュール熱破壊にいたってしまうと いう課題がある。

【解決手段】 基板1の上のSOI膜19に形成された 静電保護トランジスタが、ゲート電極6、ソース領域7 及びドレイン領域8、チャネル領域3、接続領域15、 基板コンタクト4、基板接続領域コンタクト5から構成 され、基板コンタクト4は、半導体膜14、基板1上の 絶縁膜2を貫通して基板1と接続され、基板接続領域コ ンタクト5はチャネル領域3と基板1を接続している。



【特許請求の範囲】

【請求項1】 基板上のSOI膜上に、CMOSトラン ジスタと静電保護トランジスタが形成された半導体集積 回路であって、

前記静電保護トランジスタが、ソース領域と、ドレイン 領域と、チャネル領域と、前記チャネル領域の上にゲー ト酸化膜を介して設けられたゲート電極と、前記SOI 膜を貫通し前記基板の一部に達する基板コンタクトと、 前記チャネル領域と前記基板コンタクトを接続する基板 接続領域コンタクトと、前記基板コンタクトと前記基板 10 接続領域コンタクトに設けられるとともに、前記チャネ ル領域と前記基板とを電気的に接続する配線と、を備え ることを特徴とする半導体集積回路。

【請求項2】 前記基板コンタクトが設けられた部位の 基板表面に形成されるとともに、前記基板より抵抗の低 い低抵抗接続領域と、前記基板接続領域コンタクトが設 けられた部位のSOI膜に形成されるとともに、前記S OI膜より抵抗の低い低抵抗接続領域と、のうち少なく とも一方の低抵抗接続領域を備えることを特徴とする諸 求項1に記載の半導体集積回路。

【請求項3】 前記基板接続領域コンタクトが前記基板 コンタクトを囲み、かつ、前記基板コンタクトを含む配 置であることを特徴とする請求項1または2に記載の半 導体集積回路。

【請求項4】 前記基板コンタクト及び前記基板接続領 域コンタクトが、前記ソース領域または前記ドレイン領 域に隣接し、かつ、前記ゲート電極に隣接して形成され ることを特徴とする請求項1~3のいずれか1項に記載 の半導体集積回路。

【請求項5】 前記静電保護トランジスタが前記チャネ 30 ル領域と同じSOI膜で形成された接続領域を備えると ともに、前記接続領域の上にはゲート酸化膜が形成さ れ、前記ゲート酸化膜上の一部のみにゲート電極が形成 されたことを特徴とする請求項1~4のいずれか1項に 記載の半導体集積回路。

【請求項6】 前記静電保護トランジスタが、前記ゲー ト電極上に設けられた層間絶縁膜と、前記ソース領域の 上部に設けられるとともに、前記層間絶縁膜と前記ゲー ト酸化膜を貫通する配線コンタクトホールと、前記層間 絶縁膜と前記SO I 膜を貫通し前記基板の一部に達する 第2の基板コンタクトと、前記配線コンタクトホールと 前記第2の基板コンタクトに設けられるとともに、前記 ソース領域と前記基板とを電気的に接続する第2の配線 と、を備えることを特徴とする請求項1~5のいずれか 1項に記載の半導体集積回路。

【請求項7】 基板の上のSOI膜上に、CMOSトラ ンジスタと静電保護トランジスタが形成された半導体集 積回路であって、

前記静電保護トランジスタが、ソース領域と、ドレイン 領域と、チャネル領域と、前記チャネル領域の上にゲー 50 基板の一部にまで達するコンタクトホールとアライメン

ト酸化膜を介して設けられたゲート電極と、前記ゲート 電極上に設けられた層間絶縁膜と、前記ソース領域の上 部に設けられるとともに、前記層間絶縁膜と前記ゲート 酸化膜を貫通する配線コンタクトホールと、前記層間絶 縁膜と前記SOI膜を貫通し前記基板の一部に達する基 板コンタクトと、前記配線コンタクトホールと前記基板 コンタクトに設けられるとともに前記ソース領域と前記 基板とを電気的に接続する配線と、を備えることを特徴 とする半導体集積回路。

【請求項8】 前記静電保護トランジスタが前記ソース 領域と隣接して設けられた接地領域を備えるとともに、 前記配線コンタクトホールが前記ソース領域と前記接地 領域の上部に設けられ、前記配線が前記ソース領域及び 前記接地領域と前記基板とを電気的に接続することを特 徴とする請求項7に記載の半導体集積回路。

【請求項9】 前記ゲート電極と前記基板とを電気的に 接続するために設けられた基板コンタクトを有すること を特徴とする請求項1~8のうちいずれか1項に記載の 半導体集積回路。

【請求項10】 基板上のSOI膜上に酸化膜を形成す 20 る工程と、前記酸化膜と前記SOI膜を貫通し、前記基 板の一部にまで達するコンタクトホールを形成する工程 と、LOCOSを形成する工程と、ゲート酸化膜を形成 する工程と、ゲート電極を形成する工程と、前記コンタ クトホールの側面の一部と底面の一部のゲート酸化膜を 除去する工程と、金属配線を形成して前記SOI膜と基 板を電気的に接続する工程と、を備えることを特徴とす る半導体集積回路の製造方法。

【請求項11】 基板上のSOI膜上に酸化膜を形成す る第一工程と、

前記酸化膜と前記SOI膜を貫通し、前記基板の一部に まで達するコンタクトホールを形成する第二工程と、 LOCOSを形成する第三工程と、

LOCOS部分以外にゲート酸化膜を形成する第四工程

前記ゲート酸化膜上にゲート電極を形成する第五工程 ٤.

前記コンタクトホールの周囲のSOI膜と基板をそれぞ れ低抵抗化して第一の低抵抗接続領域と第二の低抵抗接 続領域を形成する第六工程と、

前記コンタクトホールの側面の一部と底面の一部のゲー ト酸化膜を除去して、前記第一の低抵抗接続領域及び前 記第二の低抵抗接続領域を露出させる第七工程と、

前記第一の低抵抗接続領域及び前記第二の低抵抗接続領 域を電気的に接続する第八工程と、を備えることを特徴 とする半導体集積回路の製造方法。

【請求項12】 絶縁膜が設けられた基板上のSOI膜 上に酸化膜を形成する工程と、

前記酸化膜と前記SOI膜と前記絶縁膜を貫通し、前記

トホールを形成する工程と、

前記アライメントホールを基準とする露光により、前記 **絶縁膜まで達するLOCOSを形成する工程と、**

前記LOCOS部分以外にゲート酸化膜を形成する工程

前記ゲート酸化膜上にゲート電極を形成する工程と、 前記コンタクトホールの周囲のSOI膜と基板をそれぞ れ低抵抗化して第一の低抵抗接続領域と第二の低抵抗接 続領域を形成するためにイオン注入を行う工程と、 層間絶縁膜を形成する工程と、

前記コンタクトホールの周辺部の層間絶縁膜と、前記コ ンタクトホールの側面の一部と底面の一部のゲート酸化 膜と、を除去して、前記第一の低抵抗接続領域及び前記 第二の低抵抗接続領域を露出させる工程と、

前記第一の低抵抗接続領域及び前記第二の低抵抗接続領 域を電気的に接続するために金属配線を形成する工程 と、を備えることを特徴とする半導体集積回路の製造方 法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、SOI基板上に形 成された半導体集積回路に関し、詳しくは、基板の上の SOI膜上に形成される静電保護トランジスタを有する 半導体集積回路、及びその製造方法に関する。

[0002]

【従来の技術】SOI膜を有する基板上に形成された従 来の静電保護トランジスタの構造を図7に、また、その 結線図を図8に示す。 図7 (A)は上面から見た平面 図、図7(B)はゲートの幅方向(a-a)で切断した ときの断面図、図7 (C) はゲートの長さ方向 (bb)で切断した時の断面図である。従来の静電保護トラ ンジスタは、ゲート電極43、ゲート酸化膜40、チャ ネル領域57、ソース領域41、ドレイン領域42、接 地領域56、配線コンタクト、金属配線58、59、6 0、層間絶縁膜46から構成される。図示したように、 チャネル領域であるSOI膜上にゲート酸化膜40が形 成され、チャネル領域57の上にポリシリコンで形成し たゲート電極43、さらにその上に層間絶縁膜46が形 成されている。ここで静電保護トランジスタは、基本的 SOI 膜はP型となる。場合によってP型トランジスタ を用いることもある。SOI層の膜厚が薄いSOIウェ ハでは、ソース領域41、ドレイン領域42、接地領域 56の深さ方向は基板1上の絶縁膜2まで達する。チャ ネル領域57、ソース領域41、ドレイン領域42、接 地領域56以外の部分はLOCOS45が形成されてい る。LOCOS45は基板1上の絶縁膜2まで達してい る。そのため、このLOCOS45によって、チャネル 領域57、ソース領域41、ドレイン領域42、接地領 域56は、それぞれ他のトランジスタのチャネル領域、

ソース領域、ドレイン領域、接地領域と完全に分離され ている。

【0003】図8に示すように、従来の静電保護トラン ジスタの接続は、パッド47と静電保護トランジスタの ドレイン領域42を接続し、さらにドレイン領域42は 半導体集積回路(内部回路)に接続されている。 静電保 護トランジスタのソース領域41は半導体集積回路の接 地端子と接続されている。ここで、基板上に絶縁膜を介 して設けられたSOI膜に形成された静電保護トランジ 10 スタでは、ゲート電極43は抵抗48を介して接地端子 と接続する。また、バルクウェハ上に形成した静電保護 トランジスタと同じレイアウトでSOI膜上に静電保護 トランジスタを形成すると、ゲート電極43はフローテ ィングとなる。ソース領域41は接地領域56、接地端 子と接続する。ここでSOI膜に形成された接地領域5 6はバルクウェハ上に形成したトランジスタと異なり、 チャネル領域57や基板1とは電気的な接続はない。そ のためチャネル領域57の電位はフローティングとな る。

20 【0004】さらに従来の静電保護トランジスタの製造 方法を図9~11に基づいて説明する。基板1上に絶縁 膜2を介してSOI膜19を形成する(図9(A))。 このSOI膜19上に酸化膜50を形成する(図9 (B))。次に、この酸化膜50をパターニングしてア ライメントマークのための開口部51を形成する (図9 (C))。これを熱酸化炉に投入し、熱酸化膜52を形 成する(図9(D))。この時、酸化膜50の開口部5 1に位置するSOI膜のシリコンは酸化膜50が設けら れた部分のSOI膜のシリコンより多く酸化される。こ 30 のため、開口部51の熱酸化膜52は他の部分より厚く なることとなり、熱酸化膜52を除去すると、図9 (E) に示すように凹みの段差が形成され、これがアラ イメントマーク53となる。次に、LOCOS形成のた めの酸化膜54、窒化膜55を形成し、パターニングを 行う (図10(A))。 窒化膜55をパターニングして から、熱酸化炉に投入し、図10(B)に示すようにL OCOS45を形成する。

【0005】次に、窒化膜55、及び、LOCOS45 以外の部分の酸化膜54を除去し、その後、ゲート酸化 にN型MOSトランジスタを用いるためチャネル領域の 40 膜40を形成する(図10(C))。さらに、ポリシリ コン膜を成膜し、パターニングしてゲート電極43を形 成する(図10(D))。次に、図10(E)に示すよ うにソース・ドレイン領域41、42にN型のイオン注 入を行い、さらに図11(A)に示すように接地領域5 6へのP型のイオン注入を行う。次に図11 (C) に示 すように層間絶縁膜46を形成する。その後、コンタク トホールを形成し、リフロー工程で層間絶縁膜46の平 坦化を行い、図11(13)に示すように金属配線5 8、59、60を形成する。このように形成された静電 50 保護トランジスタを図8に示したように接続する。

[0006]

【発明が解決しようとする課題】上述したように構成さ れた従来の静電保護トランジスタは、パッドに静電気が 入ると、ドレイン領域-基板間で表面ブレークダウンが おこり、接地レベルである基板方向に電荷が流れてい く。次に、基板に流れていく電荷により基板の電位が上 昇し、ドレイン領域、チャネル領域、ソース領域間でバ イポーラ動作を引き起こして、ドレイン―基板―ソース という経路で電流が流れていく。

【0007】バルクウェハ上に形成された静電保護トラ 10 ンジスタでは、静電保護トランジスタの周囲に基板コン タクトを設けることによって基板の電位を接地レベルに している。しかし、絶縁膜上の半導体膜の厚みが薄いS OIウェハ上に、従来のCMOS形成方法でトランジス タを形成すると、SOI膜の深さ方向が全てソース・ド レイン領域となるため、従来のトランジスタのように基 板コンタクトをトランジスタの周囲に設けても、チャネ ル領域の電位 (あるいは、基板の電位) はフローティン グになる。このため、表面ブレークダウンにより静電保 護トランジスタのチャネル領域に流れ込んできた電荷は 20 流れ出る場所がなく、チャネル領域の電位を急激に上昇 させる。ここでうまくドレイン領域ーチャネル領域ーソ ース領域のバイポーラ動作が引き起こればよいが、それ 以上に電荷がチャネル領域に流入した場合、この領域が 非常に小さいため電荷を受け入れるキャパシタが少な く、静電破壊やジュール熱破壊を起こしてしまうという 課題がある。

【0008】また、ドレイン領域ーチャネル領域ーソー ス領域のバイポーラ動作が引き起こった場合、バルクウ 域が基板接地領域と接続しているためソース領域に入っ た電荷は基板の方に逃げていく。しかし絶縁膜上のSO I膜の厚みが薄いSOIウェハ上に形成された静電保護 トランジスタではソース領域は直接半導体集積回路の接 地端子と接続しているため、ソース領域に入った電荷は 逃げる場所がなく、接地ラインにつながった他のトラン ジスタに流れて静電破壊を引き起こす可能性もある。

【0009】さらに、ドレイン領域ーチャネル領域-ソ ース領域のバイボーラ動作が引き起こって、大きな電流 大きな発熱を起こす。これまでのバルクウェハ上に形成 したトランジスタでは、トランジスタの下側は基板につ ながっているため、熱は基板を通して放熱していく。し かし、SOIウェハではトランジスタの下側は熱伝導率 の悪い酸化膜で覆われているため、トランジスタに電流 が流れた時の発熱量がバルクウェハ上に形成したトラン ジスタより大きく、熱破壊を引き起こすという課題があ

【0010】また、静電保護トランジスタのゲートを接

電保護トランジスタのゲート電極は抵抗等を介して基板 に落としている。これは直接接地ラインにゲートを接続 してしまうと、接地ラインに逃がした電荷が静電保護ト ランジスタのゲートに入り、ゲート破壊を起こしてしま うからである。しかし、SOIウェハでバルクウェハと 同じレイアウトに静電保護トランジスタを形成すると、 ゲート電極はフローティングの状態になる。この状態で 静電気等がバッドに入ると、ゲートの電位が不定のため 表面ブレークダウンが起こらず、パンチスルーによって 電流が流れる。パンチスルーで流すことができる電流は 限られているため、パッドに入ってきた静電気をすべて 逃がすことができず、内部回路の破壊につながるという 課題があった。

[0011]

【課題を解決するための手段】上記課題を解決するため に、本発明による静電保護トランジスタを有する半導体 集積回路は、静電保護トランジスタが、ソース領域と、 ドレイン領域と、チャネル領域と、前記チャネル領域の 上にゲート酸化膜を介して設けられたゲート電極と、前 記SOI膜を貫通し前記基板の一部に達する基板コンタ クトと、前記チャネル領域と前記基板コンタクトを接続 する基板接続領域コンタクトと、前記基板コンタクトと 前記基板接続領域コンタクトに設けられるとともに、前 記チャネル領域と前記基板とを電気的に接続する配線 と、を備えることとした。このような構成により、静電 保護トランジスタのチャネル領域に流れ込んできた電荷 は基板コンタクトを通して基板に流れることとなり、静 電破壊やジュール熱破壊を防止することができる。

【0012】さらに、基板コンタクトが設けられた部位 ェハ上に形成した静電保護トランジスタでは、ソース領 30 の基板表面に形成された周囲より低抵抗の低抵抗接続領 域と、基板接続領域コンタクトが設けられた部位のSO I膜に形成された周囲より低抵抗の低抵抗接続領域と、 の少なくとも一方の低抵抗接続領域を備えることによ り、チャネル領域と基板との接続を、より低抵抗で確実 に実現することができる。

【0013】さらに、基板接続領域コンタクトが基板コ ンタクトを囲み、かつ、基板コンタクトを含む配置であ ることとした。さらに、チャネル領域と同じSOI膜で 形成された接続領域を備え、この接続領域の上にはゲー がトランジスタに流れた場合、トランジスタから非常に 40 ト酸化膜が形成され、前記ゲート酸化膜上の一部のみに ゲート電極が形成されている。すなわち、接続領域には ゲート酸化膜を介して、ゲート電極が形成された部分と 形成されてない部分が存在している。このように構成す ると、ソース領域・ドレイン領域形成のためのイオン注 入工程で、接続領域にソース領域・ドレイン領域のイオ ン種が注入されることを防ぐことが可能になる。

【0014】また、静電保護トランジスタが、ソース領 域と、ドレイン領域と、チャネル領域と、チャネル領域 の上にゲート酸化膜を介して設けられたゲート電極と、 地する方法についても課題がある。バルクウェハでの静 50 ゲート電極上に設けられた層間絶縁膜と、ソース領域の

上部に設けられた、層間絶縁膜とゲート酸化膜を貫通す る配線コンタクトホールと、層間絶縁膜とSOI膜を貫 通し基板の一部に達する基板コンタクトと、配線コンタ クトホールと基板コンタクトに設けられた、ソース領域 と基板とを電気的に接続する配線と、を備えることとし た。このような構成により、ソース領域に入った電荷は 配線コンタクトと基板コンタクトを通して基板に逃げる こととなり、接地ラインにつながった他のトランジスタ に流れて静電破壊を引き起こすことがなくなる。

【0015】また、本発明による半導体集積回路の製造 10 方法は、基板上のSOI膜上に酸化膜を形成する工程 と、前記酸化膜と前記SOI膜を貫通し、前記基板の一 部にまで達するコンタクトホールを形成する工程と、L OCOSを形成する工程と、ゲート酸化膜を形成する工 程と、ゲート電極を形成する工程と、前記コンタクトホ ールの側面の一部と底面の一部のゲート酸化膜を除去す る工程と、金属配線を形成して前記SOI膜と基板を電 気的に接続する工程と、を備えることとした。

【0016】また、基板上のSOI膜上に酸化膜を形成 する第一工程と、前記酸化膜と前記SOI膜を貫通し、 前記基板の一部にまで達するコンタクトホールを形成す る第二工程と、LOCOSを形成する第三工程と、LO COS部分以外にゲート酸化膜を形成する第四工程と、 前記ゲート酸化膜上にゲート電極を形成する第五工程 と、前記コンタクトホールの周囲のSOI膜と基板をそ れぞれ低抵抗化して第一の低抵抗接続領域と第二の低抵 抗接続領域を形成する第六工程と、前記コンタクトホー ルの側面の一部と底面の一部のゲート酸化膜を除去し て、前記第一の低抵抗接続領域及び前記第二の低抵抗接 続領域を露出させる第七工程と、前記第一の低抵抗接続 30 領域及び前記第二の低抵抗接続領域を電気的に接続する 第八工程と、を備えることとした。

【0017】ここで、基板上には絶縁膜が設けられ、そ の上にSOI膜が設けられていてもよい。また、第二工 程において、酸化膜とSOI膜と絶縁膜を貫通し、基板 の一部にまで達するアライメントホールも同時に形成す る。第三工程において、アライメントホールを基準とす る露光により、絶縁膜まで達するLOCOSを形成す る。第六工程において、コンタクトホールの周囲のSO I 膜と基板にイオン注入を行うことにより、それぞれを 40 低抵抗化して第一の低抵抗接続領域と第二の低抵抗接続 領域を形成する。さらに、第六工程の後に層間絶縁膜を 形成する。そして第七工程において、コンタクトホール の周辺部の層間絶縁膜と、前記コンタクトホールの側面 の一部と底面の一部のゲート酸化膜とを除去して、第一 の低抵抗接続領域及び前記第二の低抵抗接続領域を露出 させる。

[0018]

【発明の実施の形態】本発明は、基板の上に絶縁膜を介

ジスタが、ゲート電極、ソース領域及びドレイン領域、 基板コンタクトを備え、基板コンタクトはSOI膜や基 板上の絶縁膜を貫通して基板と接続され、さらに基板接 続領域コンタクトが静電保護トランジスタのチャネル領 域と基板コンタクトを接続している。これにより、パッ ドに静電気が入り、表面ブレークダウンにより静電保護 トランジスタのチャネル領域に流れ込んできた電荷は、 基板コンタクトを通して基板に流れ、ドレイン領域-チ ャネル領域-ソース領域のバイポーラ動作を引き起こ す。そして多くの電荷がチャネル領域に流入した場合で も、電荷を受ける領域はチャネル領域だけでなく、基板 もつながっているので静電破壊やジュール熱破壊にいた

ってしまうということはなくなる。 【0019】また本発明では、静電保護トランジスタの ソース領域と基板コンタクトを接続している。これによ り、ドレイン領域ーチャネル領域ーソース領域のバイポ ーラ動作が引き起こって、ソース領域に入った電荷は基 板コンタクトを通して基板に逃げるので、接地ラインに つながった他のトランジスタに流れて静電破壊を引き起 20 こす可能性はない。

【0020】さらに本発明では、静電保護トランジスタ のゲート電極と基板コンタクトを接続している。これに よりゲート電位は基板と同じ電位になるため、ゲート電 位不定によって表面ブレークダウンが起こらないという 問題はなくなり、パッドに入ってきた静電気は表面ブレ ークダウンを起こして、ドレイン領域ーチャネル領域-ソース領域のバイポーラ動作を引き起こし、ソース領域 へ電荷を逃がすことができる。

【0021】また本発明では、基板の上のSOI膜上に 酸化膜を形成する工程と、前記酸化膜、前記SOI膜、 前記基板上の絶縁膜を貫通し、前記基板の一部にまで達 するエッチングを行う工程と、LOCOSを形成する工 程と、ゲート酸化膜を形成する工程と、ゲート電極を形 成する工程と、ソース領域形成、ドレイン領域形成、接 続領域形成、基板コンタクト、基板接続領域コンタクト の低抵抗化のためのイオン注入を行う工程と、層間絶縁 膜を形成する工程と、基板コンタクト、基板接続領域コ ンタクトを形成する工程と、金属配線を形成する工程か らなる。これにより、SOIウェハの基板にアライメン トマークを形成する工程で、基板コンタクトのホールも 形成することができ、工程の削減となる。これまで、ア ライメントマークを形成するために酸化工程とエッチン グ工程で段差を作っていたが、基板コンタクトを形成す る工程でアライメントマークも形成するので、工程の増 加は抑えられる。さらに、基板の上に絶縁膜を介して設 けられたSOI膜の膜厚が薄い場合、酸化膜形成工程を 多用することができないので、アライメントマークの形 成のために酸化工程を行うことや酸化膜厚を厚くしてア ライメントマークの段差をかせぐことはできない。しか して設けられたSOI膜上に形成された静電保護トラン 50 し、本発明による製造方法では、エッチングによって凹

10

みを形成し、アライメントマークとして用いるため、ア ライメントマークが形成できないという問題点やアライ メントマークの段差が少なく、マークが確認できないと いう問題点も解決することができる。

[0022]

【実施例】本発明の実施例を図1に基づいて説明する。 本発明の静電保護トランジスタを上面から見た平面図を 図1(A)に、本発明の静電保護トランジスタをゲート の幅方向(a-a)で切断した断面図を図1(B)に、 本発明の静電保護トランジスタをゲートの長さ方向(b -b)で切断した断面図を図1(C)に示す。本実施例 に関わる静電保護トランジスタは、ゲート電極6、ゲー ト酸化膜14、チャネル領域3、ソース領域7、ドレイ ン領域8、接地領域9、接続領域15、基板コンタクト 4、基板接続領域コンタクト5、配線コンタクト10、 金属配線12、13、16、17、層間絶縁膜11を備 えている。チャネル領域3や接続領域15であるSOI 膜の上にゲート酸化膜14が形成され、チャネル領域3 の上と接続領域15の一部の上にポリシリコンで形成し たゲート電極6、さらにその上に層間絶縁膜11が形成 されている。ここで静電保護トランジスタには、基本的 にN型MOSトランジスタを用いるため、チャネル領域 3及び接続領域15の半導体膜はP型となる。場合によ ってP型トランジスタを用いることもあるが、ここでは N型トランジスタを基に説明する。 図1 (A) の平面図 で示すように、ソース領域7とドレイン領域8はそれぞ れゲート電極6の両側に形成され、N型にイオン注入し て形成する。また接地領域9はP型にイオン注入して形 成する。SOI層の膜厚が薄いSOIウェハでは、ソー ス領域7、ドレイン領域8、接地領域9の深さ方向は基 30 板1上の絶縁膜2まで達する。ドレイン領域8は、層間 絶縁膜11とゲート酸化膜14を貫通した配線コンタク ト10を介して金属配線12と接続される。また、ソー ス領域7および接地領域9は、層間絶縁膜11、ゲート 酸化膜14を貫通して、ソース領域7と接地領域9の両 方にまたいだ配線コンタクトを介して金属配線13と接 続される。チャネル領域3、ソース領域7、ドレイン領 域8、接地領域9、接続領域15、基板コンタクト4、 基板接続領域コンタクト5以外の部分はLOCOS18 が形成されている。LOCOS18は、基板1の上の絶 縁膜2まで達している。そのため、LOCOS18によ って、チャネル領域3、ソース領域7、ドレイン領域 8、接地領域9、接続領域15は、他のトランジスタの チャネル領域、ソース領域、ドレイン領域、接地領域、 接続領域と完全に分離されている。

【0023】ここで、本発明による静電保護トランジス タは、チャネル領域3の一部からゲート電極6の幅方向 に伸びた接続領域15(アクティブ領域)を設ける。こ の接続領域15は、SOI膜で形成されている。接続領 域15上には、ゲート酸化膜14が形成されており、さ 50

らにその上にはゲート電極6が接続領域15の一部にオ ーバーラップするように設けられている。このゲート電 極6のオーバーラップは、ソース領域7・ドレイン領域 8を形成する時のイオン注入工程で接続領域15にソー ス・ドレイン領域のイオン種が注入されるのを防ぐため のものである。接続領域15は、一方が基板接続領域コ ンタクト5、基板コンタクト4につながっている。基板 コンタクト4は、層間絶縁膜11、ゲート酸化膜14、 接続領域15、基板上の絶縁膜2を貫通して基板1の一

部まで開けられたホールである。

10

【0024】また基板接続領域コンタクト5は基板コン タクト4より大きく、基板コンタクト4を囲むような配 置で形成する。そして層間絶縁膜11、ゲート酸化膜1 4を貫通して接続領域15の一部まで開けられたホール である。このため基板コンタクト4、基板接続領域コン タクト5の断面図は図1(B)に示すように、一段段差 を持ったコンタクトホールとなる。ここに、金属配線1 6が埋め込まれ、チャネル領域3、接続領域15、基板 接続領域コンタクト5、金属配線16、基板コンタクト 4、基板1が電気的に接続され、チャネル領域3と基板 1との接続を確実にする。上記の構造は部分空乏型トラ ンジスタのレイアウトと似ているが、チャネル領域3が 基板1と接続していることが本発明の大きな特徴となっ ている。

【0025】ここで、基板1と金属配線16、接続領域 15と金属配線16の接続は、そのままで接触させても 接触抵抗が大きいので、金属配線16と接触する接続領 域15や基板1の部分は、接続領域15、基板1と同じ イオン種で濃度の高いイオン注入を行い、接触抵抗を下 げる。さらに本実施例では、ソース領域7、接地領域9 やゲート電極6の接地方法において特徴的な構造を示し ている。図1(C)に示すように、接地領域9の近くに LOCOS18をはさんで基板コンタクト4を形成し、 ソース領域7、接地領域9と接続された金属配線13と 基板コンタクト4を接続する。これによりソース領域 7、接地領域9は基板1と電気的に接続される。またゲ ート電極6もトランジスタアクティブ領域から離れたと ころに形成された基板コンタクト4と金属配線17を介 して接続する。これによりゲート電極6も基板1と電気 的に接続される。

【0026】次に各部分の結線を図2に基づいて説明す る。ICチップのパッド20に接続された本発明の静電 保護トランジスタは、ドレイン領域8がパッド20と集 積回路の内部回路に接続され、ゲート電極6はポリシリ コンや拡散領域で形成した抵抗21を介して基板コンタ クト4と接続され、ソース領域7は接地領域9と接続 し、かつ、基板コンタクト4と接続する。チャネル領域 3は接続領域15を介して基板接続領域コンタクト5と 接続し、基板接続領域コンタクト5は金属配線16によ り基板コンタクト4と接続している。以上の結線により

チャネル領域3、ゲート電極6、ソース領域7、接地領 域9は同電位となる。ここで、基板1は基板コンタクト 4を介して内部回路の接地端子と接続されることが望ま しい。しかし、内部回路の動作上、基板1の電位を接地 電位にできない場合には、ソース領域7及び接地領域9 は、基板1と接続せずに内部回路の接地端子と接続す る。この場合、接地端子に流れ込んできた静電気の電荷 が内部回路のトランジスタに流れ込まないような回路的 工夫が必要となる。

【0027】次に本発明の静電保護トランジスタの動作 10 について説明する。I Cチップのパッド20に入ってき た静電気は静電保護トランジスタのドレイン領域7に入 る。ここで、ゲート酸化膜15、ドレイン形状等で決ま る電圧で表面ブレークダウンが起こる。すると、電荷は チャネル領域3、接続領域15、基板接続領域コンタク ト5、金属配線16及び基板コンタクト4を通って基板 1へと流れていく。次に、電荷が基板1の方に流れてい くことにより電圧降下が起こり、チャネル領域3の電位 が上昇する。すると、ドレイン領域8、チャネル領域 3、ソース領域7間でのバイポーラ動作がオンし、ドレ 20 イン領域8からソース領域7に向かって電荷が流れる。 さらにドレイン領域8-チャネル領域3-ソース領域7 のバイポーラ動作が引き起こって、大きな電流がトラン ジスタに流れた場合、トランジスタから非常に大きな発 熱を起こす。しかし上述した構造のため、電流が流れた 時のチャネル領域3の発熱は、接続領域15、基板接続 領域コンタクト5、金属配線16、基板コンタクト4を 通って基板1に逃げていくので、熱がチャネル領域3に 溜まって熱破壊にいたってしまうという問題は無くな

【0028】ここでソース領域7と接地領域9が基板コ ンタクト4と接続していない場合には、ソース領域7と 接地領域9が内部回路の接地端子と接続することになる が、前述したバイポーラ動作によって大量の電荷が接地 端子に流れ込み、接地端子に接続された内部回路のトラ ンジスタを破壊してしまう可能性がある。このため本実 施例の特徴の1つである、ソース領域7と接地領域9を 基板コンタクト4と接続することで、バイポーラ動作に よる大量の電荷流入を基板1に逃がすことが可能にな れはなくなる。

【0029】さらに、接続領域15や、基板コンタクト 4及び基板接続領域コンタクト5における比抵抗を上げ ておいてもよい。これはパッド20に静電気が入り、静 電保護トランジスタに表面ブレークダウンが起こって、 チャネル領域3から接続領域15を通って基板1に電荷 が流れ込むとき、接続領域15や、基板コンタクト4及 び基板接続領域コンタクト5における比抵抗が高いと基 板1に電荷が流れていく時に生じる電圧降下が大きくな

確実にドレイン領域8、チャネル領域3、ソース領域7 の間でバイポーラ動作が行われ、静電気を逃がすことが

12

【0030】また、本発明による他の実施例の静電保護 トランジスタの構成を図3に示す。本実施例による静電 保護トランジスタでは、チャネル領域3と基板1との接 続をする基板コンタクト4、基板接続領域コンタクト5 の設置場所に特徴がある。 すなわち、 図3に示すよう に、チャネル領域と基板との接続をする基板コンタクト 4及び基板接続領域コンタクト5の設置場所はソース領 域7、ドレイン領域8に隣接し、かつ、ゲート電極6と も隣接した位置に設ける。これら基板コンタクト4、基 板接続領域コンタクト5の周囲は基板の極性と同じP型 のイオン注入を行う。これによりチャネル領域3の電位 は基板接続領域コンタクト5、基板コンタクト4を介し て基板1と同電位になる。ここで接地領域9のレイアウ トが問題となる。基板コンタクト4、基板接続領域コン タクト5の周囲は基板の極性と同じP型である。そのた め、図1に示すようなソース領域7と接地領域9のレイ アウトでは接地領域9がチャネル領域3と直接接続され てしまうことになる。このような状態で、静電気がトラ ンジスタに入ってソース領域7に電荷が流れ込むと、接 地領域9からチャネル領域3へと電荷が逆流し、ゲート 酸化膜14を破壊してしまう恐れがある。そこで本実施 例では、基板コンタクト4、基板接続領域コンタクト5 の設置場所がソース領域7、ドレイン領域8に隣接し、 かつゲート電極6に隣接している場合は、図3に示すよ うに接地領域9はソース領域7とLOCOS18で囲ま れ、基板コンタクト4、基板接続領域コンタクト5の周 囲のP型領域と接することがないレイアウトにする。上 記のように基板コンタクト4、基板接続領域コンタクト 5をソース領域7・ドレイン領域8とゲート電極6に隣 接することで接続領域15を持たずにチャネル領域3と 基板1を接続することができ、省スペース化が図られ

【0031】さらに接地領域9をソース領域7とLOC OS18で囲み、接地領域9が基板コンタクト4及び基 板接続領域コンタクト5の周囲のP型領域と接すること がないレイアウトにすることで、ソース領域7に流れ込 り、内部回路のトランジスタを破壊してしまうという恐 40 んだ電荷が接地領域9からチャネル領域3へと逆流し、 ゲート酸化膜14を破壊してしまう恐れもなくなる。 一 方、バルクウェハで静電保護トランジスタを形成した場 合には、ゲート電極6の接地方法は抵抗を介して基板と 接続している。これは直接ゲート電極6と接地端子を接 続した場合、接地端子に入った静電気は直接ゲート電極 6に入ってゲート酸化膜14を破壊してしまうからであ る。SOI層19の膜厚が薄いSOIウェハに、バルク ウェハと同じ構造、レイアウトで静電保護トランジスタ を形成すると、ゲート電極6を基板と接続する部分は周 り、チャネル領域3の電位を早く上昇させるので、より 50 囲、底面を酸化膜で囲まれることとなり、どこにも接続

していない状態になる。このためゲート電極6の電位は 不安定になり、静電保護トランジスタの動作原理である 表面ブレークダウンが起こりにくくなる。このため、大 量の電荷を逃がすことができるバイボーラ動作に入ら ず、内部回路の静電破壊を起こしてしまう。これを防ぐ ために、ゲート電極6に抵抗値の高い抵抗20を介して 接地端子と接続する方法もある。しかし、抵抗値を上げ るためには抵抗20を長くしなければならず、面積が必 要になるという問題点がある。これに対し、上述した本 発明のそれぞれの実施例ではゲート電極6を金属配線1 7、基板コンタクト4を介して基板1と接続し、さらに 基板1は半導体集積回路内で金属配線、基板コンタクト 4を介して接地端子と接続しているため、ゲート電極6 の電位が接地電位に固定されて表面ブレークダウンが起 こりやすくなり、接地端子から入ってくる静電気がゲー ト電極6にはいってゲート酸化膜14を破壊するという こともなくなる。

【0032】次に、本発明の静電保護トランジスタの製 造方法を図4から図8に基づいて説明する。 まず、 図4 (A) に示すような基板1の上に絶縁膜2を介して設け 20 られたSOI膜19を持つSOIウェハに、100A厚 程度の酸化膜30を形成する(図4(B))。この酸化 膜30は、SOI膜19の表面を保護すると同時に、ウ ェル形成時のイオンインプラのダメージ低減にも必要で ある。次に図4(C)に示すように、酸化膜30上にレ ジスト31を塗布する。 レジスト31はアライメントマ 一クと基板コンタクトを形成するエッチングのマスクと して機能する。次に、露光を行い、図4 (D) に示すよ うに、基板コンタクトを形成するための開口部33、及 び、アライメントマーク32を形成する。次に、図4 (E) に示すように、レジスト31をマスクとして、酸 化膜30、SOI膜19、絶縁膜2を貫通し、基板1の 一部までをドライエッチングでエッチングする。エッチ ング時間が長いとレジスト31がもたない場合がある。 この場合は酸化膜30上に窒化膜を形成し、窒化膜をマ スクとしてドライエッチングする。この工程により、基 板1上のすべての膜 (絶縁膜2、SOI膜19) にアラ イメントマークが形成されたことになる。従来、アライ メントマーク32の形成は酸化膜形成による段差で形成 していたが、薄いSOI層19を持つSOIウェハーで 40 はSOI層19の厚み以上の段差をつけることができな い。そのためSOI層19が500Å程度のSOIウェ ハーではアライメントマークの段差は500A以下とな り、アライメントが困難となる。そこで本発明の実施例 では、アライメントマークをSOI層19、絶縁膜2、 基板1の一部を貫通するエッチングを行うことで形成し ている。これによりアライメントは確実となり、この工 程以降にある成膜、膜除去の工程でアライメントマーク が消失してしまうという不具合はなくなる。さらにこの

14
ルも形成してしまうので、工程の削減にもなる。
【0033】次に、図5(A)に示すように、レジスト31、酸化膜30を除去する(窒化膜をドライエッチングのマスクとした場合にはドライエッチングで窒化膜を除去する)。次に、LOCOS18を形成する工程に入る。すなわち、SOIウェハに熱酸化膜34を160Å程度形成し、さらにその上に窒化膜35を1600Å程度形成する。次に、アライメントマーク32にあわせてアライメントと露光を行い、窒化膜35をエッチングして、LOCOS形成のための開口部36を作る(図5(B))。この状態で、熱酸化炉に投入し、開口部36

(B))。この状態で、熱酸化炉に投入し、開口部36 にLOCOS18を形成する。LOCOS厚は、LOC OS18が基板1上の絶縁膜2に達するように形成す る。LOCOS18が形成された後、窒化膜35を除去 し、さらに、LOCOS18以外の部分の酸化膜をすべ て除去し、その後、ゲート酸化工程に進む。

【0034】ここで、本実施例のように、アライメントマーク32の形成と同時に基板コンタクト4を形成していることにより以下のような効果を得る。窒化膜35の除去にリン酸のウェットエッチングを用いるが、リン酸は窒化膜をエッチングするだけでなく、シリコンもエッチングしてしまう。そのため基板コンタクト4やアライメントマーク32は酸化膜で覆われていなければならない。本実施例では基板コンタクト4やアライメントマーク32を形成後、熱酸化工程、窒化膜形成工程と進むので、基板コンタクト4やアライメントマーク32は酸化膜に覆われており、リン酸のウェットエッチングで基板コンタクト4やアライメントマーク32の側壁及び底面のシリコンがエッチングされるという不具合はない。

30 【0035】次に、図5 (D) に示すように、LOCO S部分以外に熱酸化によりゲート酸化膜14を形成する。ここでゲート酸化工程以降のアライメント工程では、アライメントマーク32にあわせてアライメントがなされる。すなわち、このアライメントマーク32は、エッチングによって形成されており、SOI膜19、絶縁膜2を貫通し、基板1の一部まで達しており、そのため、基板1の一部が凹んでいる。

【0036】次に、ゲート酸化膜14上にポリシリコンを3000Å成膜し、アライメントマーク32を基準にアライメントと露光を行い、ポリシリコンをドライエッチングしてゲート電極6を形成する(図5(E))。次に、図6(A)に示すようにトランジスタのソース領域7、ドレイン領域8を形成するためのイオン注入を行う。本実施例の静電保護トランジスタでは、N型トランジスタを用いているのでN型のイオンを注入する。【00371次に 図6(B)に示すトラに 控助領域

ている。これによりアライメントは確実となり、この工程以降にある成膜、膜除去の工程でアライメントマークが消失してしまうという不具合はなくなる。さらにこのアライメントマーク形成時に基板1とのコンタクトホー 50 7を形成するためのイオン注入を同時に行う。このイオ

ン注入では、基板コンタクト4の周囲及び底面にイオン 注入されるようにパターニングしてインプラを行う。こ こでイオン注入するイオン種は、静電保護トランジスタ がN型トランジスタなので、P型のイオン種をイオン注 入することになる。

【0038】次に、ゲート電極6上に層間絶縁膜11を 成膜し、その後、図6(C)に示すように、基板コンタ クト4、基板接続領域コンタクト5、配線コンタクト1 0のホールをドライエッチングで形成する。 ここで基板 コンタクト4と基板接続領域コンタクト5の位置関係が 10 重要である。基板コンタクト4ホールの側壁は、ゲート 酸化工程を通っているため酸化膜で覆われている。した がって、基板コンタクト4に金属を埋め込んでも接続領 域15と基板1は電気的な接続を取ることはできない。 そこで基板コンタクト4を囲み、基板コンタクト4より 大きいサイズの基板接続領域コンタクト5を設け、この 基板接続領域コンタクト5に金属を埋め込むことによ り、接続領域15と基板1との電気的接続が可能とな る。

【0039】次に、リフローを行って層間絶縁膜11の 20 平坦化を行った後、図6 (D) に示すように、メタルを 成膜、パターニングして、基板コンタクト4、基板接続 領域コンタクト5、ソース/ドレイン/接地領域の配線 コンタクト9上やゲート電極6上に金属配線12、1 3、16、17を形成する。

[0040]

【発明の効果】以上説明したような構成及び方法によっ て、以下に記載されるような効果を有する。本発明は、 基板の上のSOI膜上に形成された静電保護トランジス タが、ゲート電極、ソース領域及びドレイン領域、基板 30 コンタクトから構成され、基板コンタクトは、SOI 膜、基板上の絶縁膜を貫通して基板と接続され、さらに 基板接続領域コンタクトが静電保護トランジスタのチャ ネル領域と基板コンタクトを接続している。これによ り、パッドに静電気が入り、静電保護トランジスタに表 面ブレークダウンがおこって、静電保護トランジスタの チャネル領域に電荷が流れ込んでくるが、この領域が基 板と接続されているため、電荷を受け入れるキャパシタ が大きくなり、静電破壊やジュール熱破壊に至らずに静 電気を逃がしてくれるという効果がある。さらにドレイ 40 ン領域ーチャネル領域ーソース領域のバイポーラ動作が 引き起こって、大きな電流がトランジスタに流れた場 **合、トランジスタから非常に大きな発熱を起こす。しか** し上記のような構造のため、電流が流れた時のチャネル 領域の発熱は、接続領域、基板接続領域コンタクト、金 属配線、基板コンタクトを通って基板に逃げていくの で、熱がチャネル領域に溜まって熱破壊にいたってしま うという問題は無くなる。

【0041】また本発明では、基板接続領域コンタクト

配置である。このため基板コンタクトと基板接続領域コ ンタクトの段面構造は一段段差を持ったコンタクトホー ルとなり、接続領域と基板との電気的な接続を確実にす ると共に、省スペース化にも効果を発揮する。また本発 明では、静電保護トランジスタのソース領域と基板コン タクトを接続している。これにより、ドレイン領域ーチ ャネル領域-ソース領域のバイポーラ動作が引き起こっ て、ソース領域に入った電荷は基板コンタクトを通して 基板に逃げるので、接地ラインにつながった他のトラン ジスタに流れて静電破壊を引き起こす可能性はない。

16

【0042】さらに本発明では、静電保護トランジスタ のゲート電極と基板コンタクトを接続している。これに よりゲート電位は基板と同じ電位になるため、ゲート電 位不定によって表面ブレークダウンが起こらないという 問題はなくなり、パッドに入ってきた静電気は表面ブレ ークダウンを起こして、ドレイン領域ーチャネル領域ー ソース領域のバイポーラ動作を引き起こし、ソース領域 へ電荷を逃がすことができる。

【0043】また接続領域や基板コンタクトの比抵抗を 上げておくことで、基板に電荷が流れていく時に生じる 電圧降下が起こりやすくなり、チャネル領域の電位を上 昇させるので、より確実にドレイン領域、チャネル領 域、ソース領域の間でバイポーラ動作が行われ、静電気 を逃がすことができるという効果がある。また本発明に よる静電保護トランジスタでは、基板とチャネル領域を 接続する基板コンタクトがソース領域、ドレイン領域と 隣接し、かつ、ゲート電極とも隣接した位置に形成され る。これにより、チャネル領域から伸びた接続領域を持 たずに基板とのコンタクトをとることができ、省スペー ス化が図られる。さらに、チャネル領域と基板コンタク トまでの距離が短いため、チャネル領域の電位を固定し やすくなる。

【0044】さらに本発明による静電保護トランジスタ の製造方法では、基板の上に絶縁膜を介して設けられた SOI膜上に酸化膜を形成する工程と、前記酸化膜、前 記SOI膜、前記基板上の絶縁膜を貫通し、前記基板の 一部にまで達するエッチングを行う工程と、LOCOS を形成する工程と、ゲート酸化膜を形成する工程と、ゲ ート電極を形成する工程と、ソース領域形成、ドレイン 領域形成、接続領域形成、基板コンタクト、基板接続領 域コンタクトの低抵抗化のためのイオン注入を行う工程 と、層間絶縁膜を形成する工程と、基板コンタクト、基 板接続領域コンタクトを形成する工程と、金属配線を形 成する工程からなる。これにより、SOIウェハの基板 にアライメントマークを形成する工程で、基板コンタク トのホールも形成することができ、工程の削減となる。 これまで、アライメントマークを形成するために酸化工 程とエッチング工程で段差を作っていたが、基板コンタ クトを形成する工程でアライメントマークも形成するの が基板コンタクトを囲み、かつ、基板コンタクトを含む 50 で、工程の増加は抑えられる。さらに、基板の上に絶縁

17

膜を介して設けられたSOI膜の膜厚が薄い場合、酸化 膜形成工程を多用することができないので、アライメン トマークの形成のために酸化工程を行うことや酸化膜厚 を厚くしてアライメントマークの段差をかせぐことはで きない。しかし、本発明による製造方法では、エッチン グによって凹みを形成し、アライメントマークとして用 いるため、アライメントマークが形成できないという課 題やアライメントマークの段差が少なく、マークが確認 できないという課題も解決することができる。また本発 明では基板コンタクトやアライメントマーク形成後、熱 10 4 基板コンタクト 酸化工程、窒化膜形成工程と進むので、基板コンタクト やアライメントマークは窒化膜除去工程時、酸化膜に覆 われており、リン酸のウェットエッチングで基板コンタ クトやアライメントマークの側壁及び底面のシリコンが エッチングされるという不具合はなくなる。

【図面の簡単な説明】

【図1】本発明の静電保護トランジスタの構造を示す図 である。

【図2】本発明の静電保護トランジスタの結線図であ る。

【図3】本発明の静電保護トランジスタの他の実施例を 示す図である。

【図4】本発明の静電保護トランジスタの製造方法を示 すプロセスフロー図 (1)である。

【図5】本発明の静電保護トランジスタの製造方法を示 すプロセスフロー図(2)である。

【図6】本発明の静電保護トランジスタの製造方法を示 すプロセスフロー図(3)である。

【図7】従来の静電保護トランジスタの構造図である。

【図8】従来の静電保護トランジスタの結線図である。 30 37 拡散接続領域

【図9】従来の静電保護トランジスタの製造方法を示す

プロセスフロー図(1)である。


【図10】従来の静電保護トランジスタの製造方法を示 すプロセスフロー図(2)である。

【図11】従来の静電保護トランジスタの製造方法を示 すプロセスフロー図(3)である。

【符号の説明】

- 1 基板
- 2 絶縁膜
- 3 チャネル領域
- - 5 基板接続領域コンタクト
 - 6、43 ゲート電極
 - 7、41 ソース領域
 - 8、42 ドレイン領域
 - 9、56 接地領域
 - 10 配線コンタクト
 - 11、46 層間絶縁膜
 - 12、13、16、17 金属配線
 - 14、40 ゲート酸化膜
- 20 15 接続領域
 - 18,45 LOCOS
 - 19 SOI膜
 - 20、47 パッド
 - 21、48 抵抗
 - 30、34、50、52、54 酸化膜
 - 31 レジスト
 - 35、55 窒化膜
 - 32、53 アライメントマーク
 - 33、36、51 開口部

【図2】



【図3】

